职责描述：
1、评定前端设计质量水平，对设计隐患提出修改意见
2、根据工艺要求，准备IP，标准单元等物理设计库
3、完成RTL到netlist的综合及时序优化
4、进行可测试设计插入及测试矢量生成
5、完成floorplan(包括电源网络设计与验证，PAD排列)，Place Route
6、完成时钟树综合与优化
7、进行antenna，EM，LVS，DRC分析与修复
8、进行时序与噪声修正，寄生参数提取及优化
9、完成与代工厂，IP提供商交接工作
10、追踪先进物理设计流程
11、完成上级交办的其它任务

 

任职资格：
1、电子，微电子相关专业，硕士或以上，3年ASIC设计经验，具备0.13或更优工艺量产流片经验，
2、熟悉数字电路IC设计整体流程，熟悉主流后端设计工具，熟悉RTL设计流程，了解封装，测试工艺，技术管理知识
3、精通数字IC版图设计，掌握脚本编程，，熟练应用英语进行读写听说
4、协调沟通能力强，分析判断力强
5、细致，责任心强，团队意识强，心理承受力强，事业心强