主要职责：

1. 简单电路的设计和仿真；
2. 集成电路版图设计、优化，DRC/LVS/Floating/Density 等检查和验证。

 

1. ２年以上全定制IC版图设计经验；
2. 熟练使用Cadence 的Layout/Layout XL 等工具，能独立完成模块和芯片版图的DRC，EXT及LVS等操作；
3. 熟悉高频电路版图设计特点，并对集成电路设计流程有一定程度的了解；
4. 兼具半定制自动布局布线经验者优先。