工作內容
"- 負責SOC頂層集成工作。
- 根據產品需求，基於公司RISC-V CPU內核進行SOC的頂層設計和集成各類IP。
- 微架構和實現。
- 能夠在功能，性能，功率和面積要求之間做出合理的權衡
- 參與設計和代碼審查
- 能夠計劃和跟蹤任務以達到目標日期
- 優化芯片的時鐘及功耗
- 為模擬仿真過程中的芯片功能和性能調試提供支持"



崗位要求
"- 電子、計算機、物理、數學等相關理工科專業，碩士或博士學歷
-優先考慮對PCIE協議有經驗的候選人
- 具備使用System Verilog進行RTL設計的經驗
- 能熟練使用python/perl等腳本進行開發工作。
- 具備功耗優化相關知識
- 對RISC-V指令集、CPU體系架構、存儲器分級體系有所了解將優先考慮
- 熟悉常見的總線協議，如CHI, AXI，AHB，APB等。有能力進行總線的開發及實現工作。
- 熟練掌握I2C,SPI,I2S,UART等慢速外設的集成。
- 熟悉DDR，USB，SDIO等高速外設的集成。
- 熟悉數字電路的全流程設計，包括從前端文檔，RTL設計，驗證到後端實現，封裝及PCB板的設計，以及回片後的樣片測試，能主導/協調解決在全流程設計過程中碰到的實際工程問題。
- 熟悉仿真技術為佳，如Zebu，FPGA
- 英文聽說讀寫能力熟練
- 優秀的學習能力、責任心和團隊協作能力
- 有跨地域、cross time zone, 跨語言協作經驗的優先考慮
- 5年以上相關崗位工作經驗
- 有Task leader經歷優先考慮"